la microarquitectura de 'tiger lake' de intel presenta un reequilibrio de caché tipo hedt? El - Intel

La microarquitectura Intel 'Tiger Lake' presenta un reequilibrio de caché tipo HEDT?



With its 'Skylake' microarchitecture, Intel significantly re-balanced the cache hierarchy of its HEDT and enterprise multi-core processors to equip CPU cores with larger amounts of faster L2 caches, and lesser amounts on slower shared L3 cache. The company retained its traditional cache balance for its mobile and desktop processor derivatives. This could change with the company's 'Tiger Lake' microarchitecture, particularly the 'Willow Cove' CPU cores they use, according to a Geekbench online database listing for a prototype quad-core 'Tiger Lake-Y' mobile processor.

De acuerdo con este listado, suponiendo que Geekbench está leyendo la plataforma correctamente; El procesador 'Tiger Lake-Y' cuenta con una CPU de 4 núcleos / 8 hilos, con un enorme 1,280 KB (1,25 MB) de caché L2 por núcleo y 12 MB de caché L3. Intel también amplió el caché L1D (datos) para que tenga un tamaño de 48 KB, mientras que el caché L1I (instrucción) permanece 32 KB. Esto equivale a un aumento del 400% en el tamaño de la caché L2 y un aumento del 50% en el tamaño de la caché L3. A diferencia de 'Skylake-X', el aumento en el tamaño de caché L2 no viene con una disminución en el tamaño de caché L3 compartido (por núcleo). El procesador 'Tiger Lake-Y' se está probando en una plataforma de creación de prototipos 'Corktown' (una placa base especializada que tiene toda la conectividad de E / S disponible con la plataforma, para pruebas. Se espera que 'Tiger Lake' haga su debut en algún momento en 2020-21 como sucesor de 'Ice Lake', y se construirá sobre el refinado nodo de fabricación de silicio de 10 nm ++ de Intel. Encuentre la entrada Geekbench en
Enlace de fuente a continuación.
Source: Geekbench Online Database