arquitectura de Intel gen11 y gt2 'lago de hielo' igpu detallado - Intel

Intel Gen11 Architecture y GT2 'Ice Lake' iGPU detallado



Intel 'Ice Lake' will be the company's first major processor microarchitecture since the 'Skylake' (2015), which promises CPU IPC improvements. Intel has been reusing both CPU cores and graphics architecture for four processor generations, since 'Skylake'. Gen9 got a mid-life update to Gen9.5 with 'Kaby Lake', adding new display interfaces and faster drivers. 'Ice Lake' takes advantage of the new 10 nm silicon fabrication process to not just pack faster CPU cores (with increased IPC), but also the new Gen11 iGPU. Intel published a whitepaper detailing this architecture.

Una ilustración en el documento técnico apunta al ajuste GT2 de Gen11. GT2 tiende a ser la variante más común de cada arquitectura de gráficos Intel. Gen9.5 GT2, por ejemplo, se implementa en todos los ámbitos de los procesadores Core de octava y novena generación (con la excepción de los SKU 'F' o 'KF'). La ilustración confirma que Intel continuará utilizando su interconexión Ring Bus en la implementación principal de los procesadores 'Ice Lake', a pesar de los posibles aumentos en el conteo de núcleos de CPU. Esto es un poco sorprendente, ya que Intel introdujo una interconexión Mesh con sus recientes procesadores HEDT y empresariales. Sin embargo, Intel se ha asegurado de que el iGPU tenga un acceso preferencial al Ring Bus, con lecturas de 64 bytes / reloj y escrituras de 64 bytes / reloj, mientras que cada núcleo de CPU solo tiene 32 bytes / lecturas de reloj y 32 bytes / escritura de reloj. Mientras que la parada del anillo del núcleo de la CPU termina en su caché L2 dedicada, para el iGPU, lo hace en un componente llamado 'GTI', abreviatura de interfaz de tecnología de gráficos. El GTI interactúa con dos componentes: Slice Common y un caché L3 que está completamente separado del caché L3 principal del procesador. El iGPU ahora tiene una memoria caché L3 de 3 MB dedicada, aunque la memoria caché L3 principal del procesador fuera de la iGPU sigue siendo un cuadrado para todo el procesador. El caché L3 de iGPU amortigua las transferencias entre GTI y Subslices. Estos son los grupos indivisibles de números cruzados de la GPU, al igual que los multiprocesadores de transmisión en una GPU NVIDIA: aquí es donde se encuentran los sombreadores. Además de los subslices, encontramos hardware de procesamiento de geometría separado y front-end, incluido hardware de función fija para acelerar los medios, que se alimentan en los ocho subslices. El back-end es manejado por 'Slice Common', que incluye ROP, que escriben en la propia caché L3 de iGPU.

Each Subslice begins with an instruction cache and thread dispatch that divides the number-crunching workload between eight execution units or EUs. Gen11 GT2 has 64 EUs, which is a 166% growth over the 24 EUs that we saw with Gen9.5 GT2 (for example on Core i9-9900K). Such a significant increase in EUs will probably double performance, to make up lost ground against AMD's Ryzen APUs. Each EU packs two ALUs with four execution pipelines each, register files, and a thread control unit. Certain other components are shared between the EUs, such as media samplers. Intel is updating the media engine of its integrated graphics to support hardware acceleration of more video formats, including 10-bpc VP9. The display controller now supports Panel Self Refresh, Display Context Save and Restore, VESA Adaptive-Sync, and support for USB-C based outputs.